三星電子代工業(yè)務總裁Si-young Choi在三星晶圓代工論壇作主旨演講
在5nm以下制程領域中，僅剩下了三星和臺積電最后兩家企業(yè)，但這兩家企業(yè)的競爭仍十分激烈，你來我往，形成了拉鋸戰(zhàn)。而正是這樣的拉鋸戰(zhàn)，促使摩爾定律在重重困難之下，仍不斷按照一定速度向前延伸。
資本支出是南京秦淮（預約外圍）找外圍vx《189-4143》提供外圍女上門服務快速選照片快速安排不收定金面到付款30分鐘可到達先進制程拉鋸戰(zhàn)的底氣
在5nm以下先進制程領域，為何臺積電、三星這兩家企業(yè)能“笑”到最后？甚至還能在如此艱難的先進制程領域打起拉鋸戰(zhàn)？
根據(jù)DIGITIMES數(shù)據(jù)評估，28nm工藝建廠花費為60億美元（約合人民幣382億元）。然而到7nm工藝時，建廠成本卻增長至120多億美元（約合人民幣765億元）。到5nm時，這一數(shù)字更是增長至160億美元（約合人民幣1019億元）。可見，晶圓廠的建設成本十分高昂，且隨著芯片制程的逐漸縮小不斷攀升。對于5nm以下的先進制程芯片而言，成本更加高昂。
面對如此“砸錢”的買賣，三星、臺積電也展示出了強大的資金實力。IC insights的數(shù)據(jù)顯示，2021年半導體行業(yè)資本支出合計為1520億美元，三星電子和臺積電的資本支出合計超過了600億美元，占總資本支出的近40%。
在今年6月8日舉辦的股東大會上，臺積電董事長劉德音預計，明年臺積電資本支出會達到400億美元。如果按此速度繼續(xù)增長，將意味著臺積電2021—2023年的資本支出極有可能超過此前宣布的3年千億美元，達到1100億美元～1140億美元之間（約合7391億～7660億人民幣）。
臺積電2019年—2022年資本支出（數(shù)據(jù)來源：根據(jù)公開資料整理）
此外，Counterpoint稱，臺積電高額的資本支出將有很大一部分是對3nm和2nm節(jié)點產(chǎn)能的擴建，因為英特爾和蘋果等大客戶在2023年后對先進制程的需求比較大。
在代工方面的資本支出，三星也毫不遜色。2021年，三星電子半導體與顯示總資本支出達48.22萬億韓元（約合2500億人民幣），其中用于半導體的有43.57萬億韓元（約合2300億人民幣），其資金主要集中用于產(chǎn)能擴張和先進節(jié)點的遷移。今年5月，三星電子宣布未來5年重大投資計劃中表示，在2026年前，將資本支出增加30%以上，達450萬億韓元（約合2.4萬億人民幣）。雖然三星電子沒有透露各業(yè)務的支持占比，但有分析師初步預測，其在半導體領域?qū)⒅С龀|美元。
業(yè)內(nèi)專家莫大康向《中國電子報》記者表示，三星多年來在存儲器領域獨占鰲頭，有足夠的資本投入在先進制程的研發(fā)中。“雖然對于三星而言，代工行業(yè)并不是其營收的‘主力軍’，與臺積電相比，其代工領域一年的營收只有臺積電的1/3，但三星作為全球龍頭IDM廠商，且擁有雄厚的資金支持，追求先進制程也意味著追求市場的話語權，這也是三星能不斷在先進制程領域‘砸錢’并與臺積電不斷抗衡的主要原因之一。”莫大康說。
強大的資本支出能力，也給了三星、臺積電足夠的底氣，使其能夠在先進制程領域你來我往。
四大核心技術成競爭焦點
臺積電、三星在先進制程的拉鋸戰(zhàn)中，主要圍繞四大核心技術展開競爭。
其一，晶體管結構。據(jù)了解，隨著芯片制程延伸到5nm以下，原本采用的三面圍柵的FinFET晶體管結構開始出現(xiàn)漏電流所導致的功耗與發(fā)熱問題，這也使得采用四面環(huán)柵結構的GAA技術逐漸受到更多關注。復旦大學微電子學院副院長周鵬表示，相較于三面圍柵的FinFET結構，GAA技術的四面環(huán)柵結構可以更好地抑制漏電流的形成以及增大驅(qū)動電流，進而更有利于實現(xiàn)性能和功耗之間的平衡。因此，GAA技術在5nm之后更小的制程中，更受到業(yè)界的認可和青睞。
在晶體管結構方面，三星先臺積電一步，在其3nm芯片中便開始采用GAA架構，還與IBM聯(lián)合推出了一種新的垂直晶體管架構VTFET。據(jù)了解，在同等功率下，VTFET晶體管提供了FinFET晶體管2倍的性能，而在等效頻率下，VTFET可以節(jié)省85%的功率。此外，臺積電也在GAA架構中不斷有所建樹，在去年12月的中國集成電路設計業(yè)2021年年會上，臺積電（中國）總經(jīng)理羅振球稱，臺積電將在2nm節(jié)點中采用基于GAA架構的MBCFET晶體管架構。
三星電子晶體管結構路線圖（來源：三星電子）
其二，新材料。為了解決晶體管微縮后帶來的量子效應、漏電發(fā)熱等問題，并有效提升芯片能耗、減小芯片面積，臺積電、三星等廠商開始不斷尋找能夠在先進制程芯片中替代或者補充硅材料不足的新材料。據(jù)了解，臺積電正在研究二硫化鎢（WuS2）和碳納米管等新材料，這些材料能夠更有效地移動電子，并讓芯片在計算過程中更加節(jié)能，降低功耗。此外，三星電子也與蔚山科技學院合作開發(fā)出新材料“非晶氮化硼（a-BN）”。據(jù)悉，該材料能夠起到阻止電干擾的作用，三星將其視為半導體小型化的關鍵元素之一。
其三，新的光刻設備。下一代EUV光刻機可謂是攻破2nm以下先進制程的命脈，因此，三星、臺積電均開始奮力尋求ASML高數(shù)值孔徑極紫外光刻機。今年6月17日，臺積電舉行的技術論壇上首次披露，到2024年臺積電將擁有ASML最先進的高數(shù)值孔徑極紫外光刻機，用于生產(chǎn)GAA架構的2nm芯片，并預計在2025年量產(chǎn)。據(jù)了解，高數(shù)值孔徑極紫外光刻機具備更高的光刻分辨率，能夠?qū)⑿酒w積縮小的同時，密度增加2.9倍。幾乎同一時間，有報道稱三星電子從ASML獲得了十多臺EUV光刻機，且三星同樣表示其2nm芯片將于2025年量產(chǎn)，可見這幾臺光刻機也在為2nm芯片的量產(chǎn)做準備。
其四，先進封裝技術。隨著芯片制程的演進和晶體管結構的改變，如何能將芯片“封”得更小，并實現(xiàn)更優(yōu)質(zhì)的互聯(lián)也成為臺積電、三星的主攻點。因此，近年來，臺積電也在先進封裝領域不斷發(fā)力，接連推出了CoWoS、SOIC 3D等技術，完善其在先進封裝領域的布局。為了進一步擴大其在先進封裝上影響，2020年臺積電將其旗下SoIC、InFO及CoWoS 等3D IC技術平臺進行了整合，并命名為3D Fabric。據(jù)臺積電介紹，在產(chǎn)品設計方面，3D Fabric提供了最大的彈性，整合邏輯Chiplet、高帶寬內(nèi)存(HBM)、特殊制程芯片，可全方位實現(xiàn)各種創(chuàng)新產(chǎn)品設計。
盡管起步較晚，但三星近年來一直堅持不懈地研發(fā)先進封裝技術。2021年11月，三星宣布已與AmkorTechnology聯(lián)合開發(fā)出混合基板立方體（H-Cube）技術，這是其最新的2.5D封裝解決方案，大大降低了高性能計算等市場的準入門檻，使得三星在先進封裝領域名聲大震。
拉鋸戰(zhàn)推動摩爾定律不斷前行
如今，三星和臺積電在先進制程領域的競爭已經(jīng)進入了白熱化階段，也成為推動摩爾定律繼續(xù)前行的主要動力之一。
在這場拉鋸戰(zhàn)中，三星目前處于劣勢，且先進制程芯片頻頻陷于良率的泥沼。據(jù)悉，三星4nm良率僅為35%，而臺積電4nm制程工藝芯片的良率可達到70%，是三星的兩倍。因為良率問題，三星晶圓代工的主要客戶正在流失。例如，高通將驍龍8 Gen1訂單轉(zhuǎn)向臺積電生產(chǎn)，后續(xù)3nm芯片也全量委托給臺積電；英偉達RTX 40系列顯卡也將采用臺積電5nm制程。由于三星電子基于4nm制程的Exynos 2200處理器良率表現(xiàn)十分之低，其GPU頻率從計劃的1.69GHz削減到1.49GHz，最終減少到1.29GHz。為此，三星電子代工的大客戶高通和英偉達已經(jīng)協(xié)商按照芯片最終產(chǎn)量付費，而非按晶圓付費。
臺積電在先進制程領域相對順利。近期有消息稱，盡管如今還未量產(chǎn)3nm工藝，臺積電3nm良率已達80%，其最大的客戶蘋果，已經(jīng)提前預定其M3芯片采用臺積電3nm制程。甚至有消息稱，臺積電2nm的風險試產(chǎn)良率也已超過了90%，蘋果和英特爾等巨頭企業(yè)，也將作為臺積電2nm的首批客戶。
臺積電先進制程演變路徑
莫大康表示，臺積電、三星之間的競爭也沒有絕對的輸贏之分，因為絕大部分晶圓代工廠商已經(jīng)完全告別了先進制程的競賽，使得諸多客戶只能在臺積電和三星之間進行“非此即彼”的選擇，而臺積電一家的產(chǎn)能，也難以維持龐大的先進制程市場。因此，哪怕三星的芯片會頻頻陷入性能“滑鐵盧”的風險，也依舊會有大批廠商愿意去“嘗嘗螃蟹”。
這樣的競爭態(tài)勢，恰巧成為了推動摩爾定力繼續(xù)前行的主要動力。“雖然，三星在產(chǎn)品良率以及客戶訂單量方面三星不如臺積電，但是對于臺積電而言，并不是無所顧忌。三星背后不可忽視的強大資本力量，是臺積電最顧忌的方面之一。此外，正是因為三星追得緊，所以這也成為了敦促臺積電不斷向先進制程延伸的最大動力之一。二者的拉鋸戰(zhàn)，也成為了推動摩爾定力繼續(xù)前行的動力。”莫大康表示。
作者:探索
.gif)
.gif)
.gif)
.gif)
.gif)
.gif)
.gif)
.gif)
.gif)
.gif)
